인텔, 유리 소재 차세대 반도체 패키징 기술 공개…"2025~2030년 상용화"

2023-09-19 08:59
  • 글자크기 설정

차세대 AI시스템·데이터센터 칩 수요 대비

"2030년 트랜지스터 1조개 집적 가능할 것"

인텔 엔지니어가 미국 애리조나의 조립 및 테스트 기술 개발 공장에서 시범 제작된 유리 기판 패널을 들어 보이고 있다 사진인텔
인텔 엔지니어가 미국 애리조나의 '조립 및 테스트 기술 개발 공장'에서 시범 제작된 유리 기판 패널을 들어 보이고 있다. [사진=인텔]

인텔이 차세대 반도체 제조에 활용하기 위해 투자하고 있는 유리 기판(glass substrate) 패키징 기술을 공개했다. 오는 2030년까지 이 기술을 상용화해 고성능 인공지능(AI)·데이터를 다루는 고성능 서버 시스템용 칩을 만드는 데 우선 적용할 예정이다.

19일 인텔은 지난 10년 이상 유기 기판을 대신할 유리 기판의 신뢰성을 연구·검증해 왔으며 이르면 2025년, 늦어도 2030년까지 완전한 유리 기판 솔루션을 시장에 선보일 계획이라고 밝혔다. 유리 기판 기술은 반도체 패키지 내 트랜지스터 확장과 데이터 중심 애플리케이션을 제공하기 위한 무어의 법칙을 지속할 수 있게 할 핵심 기법이라고 강조했다.
인텔에 따르면 유리 기판에 비해 기존 반도체 패키징 기술에 쓰는 유기 재료는 전력효율성이 낮고 수축과 뒤틀림 문제가 있어 2030년까지 트랜지스터 확장 한계에 도달할 가능성이 높다. 반면, 유리 기판은 패키지 내에 더 많은 트랜지스터를 연결할 수 있는 특성을 갖췄고 ‘시스템 인 패키지’로 불리는 칩렛(chiplet) 복합체를 더 크게 조립할 수 있게 한다. 칩 설계 시 단일 패키지 내 공간에 더 많은 칩렛을 담고 전체 비용과 전력 사용량을 낮춰 성능·집적도를 높일 수 있다. 인텔은 유리 기판의 이점을 활용 시 2030년까지 단일 패키지에 트랜지스터 1조개를 집적할 수 있을 것으로 보고 있다.

인텔은 유리 기판이 고온 내구성을 갖고 있고 패턴 왜곡 발생률이 50% 낮으며 웨이퍼 리소그래피 초점 심도를 개선하는 평탄도(ultra low flatness)와 촘촘한 레이어 간 인터커넥트 오버레이에 필요한 구조 안정성을 갖췄다고 강조했다. 유리 기판을 적용하면 인터커넥트 밀도를 10배 높일 수 있고 높은 조립 수율로 초대형 폼팩터 패키지를 구현할 수 있다고 주장했다. 유리 기판을 적용해 제조한 칩은 데이터센터, AI, 그래픽 등 고성능 애플리케이션과 워크로드를 빠르게 처리해야 하는 산업 영역에서 우선 쓰일 것이라고 인텔은 전망했다.

인텔은 2021년부터 시작한 ‘인텔파운드리서비스(IFS)’ 사업에도 이번 유리 기판 패키징 기술을 투입할 계획이다. 미국 애리조나주 챈들러 지역의 ‘조립 및 테스트 기술 개발 공장’에서 유리 기판과 같은 차세대 반도체 제조에 활용하기 위한 첨단 패키징 기술을 연구·검증하고 있다. 첨단 반도체 패키징 영역에서 삼성전자·TSMC와 기술 선도 경쟁을 지속하기 위해 투자를 지속해 나갈 전망이다. 

바박 사비(Babak Sabi) 인텔 조립 및 테스트 기술 개발 부문 총괄 부사장은 “10년간의 연구 끝에 인텔은 첨단 패키징에 활용할 업계 선도적인 유리 기판을 확보했다”며 “앞으로 수십년간 주요 업체 및 파운드리 고객이 수혜를 누릴 수 있는 최첨단 기술을 선보일 것으로 기대한다”고 말했다.
 
인텔 프로세서 반도체 제조에 사용된 기판 소재 이력과 기술 로드맵 자료인텔
인텔 프로세서 반도체 제조에 사용된 기판 소재 이력과 기술 로드맵 [자료=인텔]

©'5개국어 글로벌 경제신문' 아주경제. 무단전재·재배포 금지

0개의 댓글
0 / 300

로그인 후 댓글작성이 가능합니다.
로그인 하시겠습니까?

닫기

댓글을 삭제 하시겠습니까?

닫기

이미 참여하셨습니다.

닫기

이미 신고 접수한 게시물입니다.

닫기
신고사유
0 / 100
닫기

신고접수가 완료되었습니다. 담당자가 확인후 신속히 처리하도록 하겠습니다.

닫기

차단해제 하시겠습니까?

닫기

사용자 차단 시 현재 사용자의 게시물을 보실 수 없습니다.

닫기
공유하기
닫기
기사 이미지 확대 보기
닫기