[NNA] 소시오넥스트, TSMC 2나노로 칩 개발

사진=게티이미지

SoC(시스템 온 칩) 개발사인 일본의 소시오넥스트는 중앙연산처리장치 칩렛 개발과 관련해 파운드리(반도체 수탁제조) 세계 최대 기업 TSMC(台湾積体電路製造)와 영국 반도체 설계기업 ARM과 협력하기로 했다고 18일 밝혔다. TSMC의 2나노미터(나노는 10억분의 1) 제조 프로세스를 채용한다.

 

소시오넥스트에 따르면, TSMC의 2나노 제조 프로세스 기술과 ARM의 연산 서브 시스템(CSS)을 활용, 32코어 CPU 칩렛을 개발한다. 동 칩렛은 대규모 데이터 센터용 서버 및 제5세대(5G) 이동통신 시스템과 제6세대(6G) 이동통신 시스템의 인프라 시설, DPU(데이터 처리 장치)용 등에 사용될 전망이다. 엔지니어링 샘플의 제공은 2025년 상반기를 목표로 하고 있다.

 

소시오넥스트 관계자는 “최첨단 프로세스 기술의 활용과 ARM과의 파트너십을 통해 고집적(高集積)・대규모 실리콘 솔루션을 설계해 전 세계에 제공해 나갈 것”이라고 설명했다.